ニュースリリース - 2016年3月31日

ビジュアル・アシスト機能により、設計自動化の新時代を切り拓くCustom Compiler

FinFETカスタム・デザインの各工程にかかる期間を数日単位から数時間単位に短縮

概要

• 蓄積した過去の設計ノウハウの再利用を容易にするTemplate Assistants
  
• デザイン・ルール・チェックや寄生容量抽出の並列実行によりイタレーションを削減するIn-Design Assistants
  
• 設計者のガイダンスに従った配置配線自動実行により、レイアウト時間を短縮するLayout Assistants
• カスタム設計フローとデジタル設計フローの統合により、ミックスドシグナル・デザインにかかる期間を短縮するCo-Design Assistants
  

2016年3月30日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、カスタム設計の各タスクにかかる期間を数日単位から数時間単位に短縮し、FinFETデザインの設計生産性ギャップ克服を実現する新しいカスタム設計ソリューションCustom CompilerTMを発表した。FinFETデザインのレイアウト効率を新次元に引き上げるため、シノプシスは、一般的な設計タスクをスピードアップし、イタレーションを削減し、設計資産の再利用を可能にするビジュアル・アシスト機能による設計自動化テクノロジを開発し、これまでにないカスタム・デザイン手法を提供する。Custom Compilerは、主要顧客企業各社との協業を通じて開発されており、最先端ノードでの量産製品向けに既に使用されている。また、主要ファウンドリのFinFETプロセス・テクノロジもサポートしている（本日同時発表のリリース文 参照）。Custom Compilerユーザー企業の中の数社は、サンタクララ・コンベンションセンターで本日から開催されるSynopsys Users Group (SNUG) Silicon Valley にて使用実例を発表する。

シノプシス　デザイン・グループ　主席上級副社長兼ジェネラルマネージャー　Antun Domicは、次のように述べている。「既存のカスタム設計ツールでは、爆発的に増加しているデザインの複雑性に対処することはできません。特に、FinFETの場合、デザイン・ルールの数と複雑度が劇的に増加しており、レイアウト設計者にとって大きな壁となっています。Custom Compilerが提供する革新的な各種“Assistants”機能により、レイアウト設計者の皆様は、FinFETデザインの設計生産性を大幅に向上させつつ、最も困難なレイアウト上の課題にも対処できるようになります」

ビジュアル・アシスト機能による設計自動化
Custom Compilerが提供する各種“Assistants”機能は、レイアウト設計者に、なじみ易いグラフィカルなユースモデルを提供することにより、複雑なコーディングや設計制約定義を行う手間を省き、設計生産性を向上させる。設計者は、特段のセットアップ作業をすることなく、繰り返し発生するルーチン・タスクを自動処理することができる。Custom Compilerは、Layout、In-Design、Template、Co-Designの4つの “Assistants”機能を提供する。

• Layout Assistants 
  ビジュアルなガイド機能に従って配置配線を自動化することにより、レイアウトにかかる時間を短縮する。配線エンジンは、FinFETアレイや大規模なMファクター（繰り返し配列）トランジスタの配線を効率的に実行できる。設計者は、配線画面でマウスを使って配線エンジンにシンプルに配線意図を指示するだけで、あとは配線エンジンが自動的に詳細な配線を実行、同じパターンの配線の複製やピンへの引き込み配線を自動生成する。配置エンジンは、新しい革新的な手法を用いて配置を実行し複数の配置パターンを設計者に提示、設計者はそれを元に配置の精緻化を進めることができる。そのため、制約条件を前もって入力しておく手間をかけることなく最適なレイアウト結果を作成することができる。
  
  
• In-Design Assistants 
  物理的・電気的なエラーをサインオフ検証以前の段階で把握することにより、開発コスト要因となるイタレーションを削減できる。Custom Compilerには、非常に高速なデザイン・ルール・チェック（DRC）エンジンが組み込まれており、あらゆる工程でDRCを実行しつつ設計を進めることができる。さらに、エレクトロマイグレーション・チェックや寄生容量抽出もCustom Compiler環境下でネイティブ実行できる。一般に“電気的な効果を考慮する”と主張するツールとは異なり、Custom Compiler は、業界のゴールデン・スタンダード・ツールであるシノプシスのStarRCTMの抽出エンジンを使用している。
  
  
• Template Assistants 
  シンプルな操作で、既存のレイアウト・パターンを新しいデザインに適用できるため、蓄積した過去の設計ノウハウの再利用が容易になる。Template Assistantsは、それ以前にCustom Compilerの配置・配線エンジンが生成したレイアウトを学習し、過去にレイアウトを完了したものに類似する回路をインテリジェントに認識する。設計者は、そのときのレイアウト結果をテンプレートして使用し、新しいデザインに過去と同種の配置配線パターンを効率的に適用できるようになる。またCustom Compilerには、カレント・ミラー、レベル・シフタ、ディファレンシャル・ペアをはじめとする良く使われる回路のレイアウトパターンがライブラリとして組み込まれている。
  
  
• Co-Design Assistants 
  カスタム回路とデジタル回路の混在デザインに対しては、IC CompilerTMとCustom Compilerを、統合された設計ソリューションとして使用することができる。設計者は、IC CompilerとCustom Compilerそれぞれのコマンドを使用して両ツール間を自由に行き来し、デザインを仕上げていくことができるようになる。IC Compilerユーザーは、所望の設計段階で、デジタル・デザインにフル・カスタム・エディットを組み込むことができ、同様に、Custom Compilerユーザーは、IC Compilerが生成したデジタル・ブロックをカスタム・デザインの中に取り込むことができる。両ツール環境間を制約無く行き来できるため、設計工程でデザイン上に生じたあらゆる変更点は、デジタル・デザイン・データベースとカスタム・デザイン・データベースの双方で同期を取って共有される。
  

シノプシス　ソリューション・グループ　主席上級副社長兼ジェネラルマネージャー　Joachim Kunkelは、次のように述べている。「当社は、アナログ/ミックスドシグナルIPのリーディング・カンパニーでもありますが、ファウンダリ各社のプロセス開発サイクルの早期段階の時点でIP開発に着手しているため、新しいFinFETプロセスによってもたらされる設計課題の克服に悩まされてきました。我々は、Custom Compiler開発部門に対して、FinFETレイアウトの生産性向上に注力するよう要請してきました。スタンダードセルから高性能SerDesにいたるまで、様々なIPの開発プロジェクトで大きな困難に直面してきたからです。Custom CompilerのLayout Assistantsは、これまでにないレイアウト・メソドロジをIP開発部門にもたらしてくれました。これにより、数時間かかっていた様々なレイアウト・タスクを数分で完了することができました」

包括的なカスタム設計ソリューション：既に提供を開始
Custom Compilerは、業界標準の設計データベース　Open Accessをベースにしており、スケマティック・エントリーからシミュレーション解析、レイアウトにいたるまでオープンな設計環境を提供している。また、シノプシスのカスタム・シミュレーション・ツール、フィジカル検証ツール、デジタル設計ツールとも統合されているため、包括的なカスタム設計環境を提供することができる。Custom Compilerに関する詳細情報は、www.customcompiler.infoより入手可能。

シノプシスについて 
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第16位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。