ニュースリリース - 2019年9月11日

シノプシス、データ集約型アプリケーションにブレイクスルー・パフォーマンスを提供する業界初のCompute Express Link（CXL）IPソリューションの提供を開始

AI、メモリー拡張、クラウド・コンピューティングなどのアプリケーションで低レイテンシかつ高速データ転送を可能にするDesignWare CXL IP

概要

• シノプシスのシリコン実証済みPCI Express 5.0 IPをベースにした完全なDesignWare^® CXL IPソリューションにより、デバイスならびにホスト・アプリケーションへの機能統合リスクを削減

• 高効率な16レーン・リンクを実現する512-bit CXLコントローラIPにより、極めて低いレイテンシで最大のデータ転送速度を実現

• 様々なPVT条件下で、36dBを超すチャネル・ロスが発生しても正常動作するシリコン実証済みの32 GT/s PHY IPが、伝送路の長いアプリケーションをサポート

• 最大16レーン、32 GT/sのデータ転送レートのあらゆるリンク・コンフィギュレーションに対して、I/Oプロトコル、メモリー・プロトコル、コヒーレンシ・プロトコルの検証を可能にするVC Verification IP（VC VIP） for CXL

• 全てのCXLプロトコルならびにデバイス・タイプをサポートするCXL 1.1仕様準拠のCXLコントローラIP、PHY IP、VC VIPソリューション

2019年9月11日 カリフォルニア州マウンテンビュー発 –シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、DesignWare Compute Express Link (CXL) IPソリューションを発表した。コントローラIP、PHY IP、VIPからなるこの完全なIPソリューションは、AI、メモリー拡張、ハイエンド・クラウド・コンピューティング向けSoCに最適である。データ集約型システムにはハイパフォーマンスなヘテロジニアス・コンピューティング能力が必要とされているが、CXLプロトコルにより、SoCと多目的アクセラレータ、拡張メモリー、スマートI/Oデバイス間の低レイテンシ・データ転送が可能となる。シノプシスのDesignWare CXL IPソリューションは、CXL 1.1仕様に準拠しており、CXL.io、CXL.cache、CXL.memの3つのプロトコル全てをサポートしているため、開発対象のアプリケーションに固有の要件に対応できる。このIPソリューションは、あらゆるキー・マーケット・セグメントにまたがる十数社に及ぶ先進の半導体企業に採用され、エコシステムを構築する幅広い製品間でのインターオペラビリティが実証されているシノプシスのDesignWare IP for PCI Express 5.0 IPをベースに開発されている。

インテル社　インテル・フェロー兼I/Oテクノロジ&スタンダード担当ディレクター　Dr. Debendra Das Sharma氏は、次のように語っている。「Compute Express Linkは、CPUとアクセラレータの協調動作によって最先端のソリューションを実現する次世代ヘテロジニアス・コンピューティング・アーキテクチャに無くてはならないものです。シノプシス社のようなリーディングIPプロバイダのサポートがあってこそ、堅牢で革新的なCXLエコシステムは進展します。これは業界全体にとって大きな利益となります」

シノプシスのDesignWare CXL Controller IPにより、1GHzでのタイミング収束が可能となり、CXLのデータ転送容量を最大化するための16レーン・リンクをサポートする堅牢な512ビット・アーキテクチャを実装できる。また、信頼性/可用性/保守性（RAS：Reliability、Availability、Serviceability）を確保できるため、データの信頼性を維持し、接続時に発生する問題のデバッグと修正を実行できる。32 GT/s PHY IPは、様々なプロセス/電源電圧/温度（PVT：Process、Voltage、Temperature）条件下で、36dBを超すチャネル・ロスが発生しても正常動作するため、要件の厳しい長伝送路アプリケーションにも対応できる。さらにVC Verification IP（VC VIP） for CXLに組み込まれているシーケンス/チェック/カバレッジ機能により、最大16レーン、32 GT/sのデータ転送レートのあらゆるリンク・コンフィギュレーションに対して、I/Oプロトコル、メモリー・プロトコル、コヒーレンシ・プロトコルの検証を実行できる。また、ソースコードで提供されるCXL のSystem Verilogテスト・スイートにより検証期間を短縮することができる。

シノプシス　IPマーケティング担当副社長　John Koeterは、次のように述べている。「当社は、インターフェイスIPのリーディング・カンパニーとして、設計者の皆様が必要とする機能をSoCに組み込むのを支援するため、CXLをはじめとする各種の新世代インターコネクトのIP開発に最前線で取り組んでいます。今回は、我々が持つPCI Express 5.0に関する専門知識を活用して、完全なCXL IPソリューションのご提供を開始しました。これにより、設計者の皆様は、開発リスクを抑えつつ、開発対象のSoCに必要とされるメモリー・コヒーレンシと高速データ転送機能を組み込むことが可能となります」

提供開始時期ならびに関連情報

DesignWare 32G PHY IP for CXLは、16nm、10nm、7nm FinFETプロセスで既に提供を開始している。

DesignWare CXL Controller IP for CXLならびにVC Verification IP（VC VIP） for CXLも既に提供を開始している。

• DesignWare CXL IPならびにVC VIPの詳細は下記より入手可能。

  https://www.synopsys.com/designware-ip/interface-ip/cxl.html

  https://www.synopsys.com/verification/verification-ip/subsystems/compute-express-link.html

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス（業界標準プロトコル）IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software^TM）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。