ニュースリリース - 2019年9月25日

TSMC社　デザイン・インフラストラクチャ・マーケティング担当　シニア・ディレクター　Suk Lee氏は次のように語っている。「シノプシス社は、当社の数世代にまたがるプロセス・テクノロジに対応した高品質で包括的なIPポートフォリオの提供を通じ、長きにわたって設計業界に貢献し続けてきたエコシステム・パートナーです。革新的なチップ実現に向けて非常に厳しい消費電力や性能の目標を達成しなければならないお客様各社を支援するため、当社が業界をリードするN7プロセス対応のDesignWare 112G Ethernet PHY IPが提供されることは喜ばしい限りです」

112G Ethernet PHY IPには、シノプシスのシリコン実証済みデータコンバータが組み込まれており、低ロス・チャネルの消費電力を最大20%削減できるパワー・スケーリング・テクニックが実装されている。組込みビットエラーレート・テスターや内部アイ・モニターをはじめとする包括的なテスト機能も搭載されているため、チャネル性能をオンチップでテスト/可視化することができる。また継続的キャリブレーション/アダプテーション・アルゴリズムにより、さまざまな電圧/温度変動に対しても堅牢な性能を提供する。

シノプシス　IPマーケティング担当副社長　John Koeterは次のように述べている。「当社は、お客様が開発するSoCの非常に困難な消費電力ならびに性能目標の達成を可能にする信頼性の高いIPソリューションの提供で、20年以上に渡って業界をリードしてまいりました。TSMC社の最先端 N7プロセスのDesignWare 112G Ethernet PHY IPにより、SoCへのIP統合リスクを大幅に削減しつつ、AI、クラウド・コンピューティング、ネットワーク機器向けデザインに求められる高いスループットの要求に対処することが可能となります」

提供開始時期ならびに参考情報

TSMC N7プロセスのDesignWare 112G Ethernet PHY IPは、2020年第一4半期の提供開始を予定している。

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス（業界標準プロトコル）IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、https://www.synopsys.com/ja-jpより入手可能。