ニュースリリース - 2019年10月29日

シノプシス、クラウド・コンピューティング向けSoC開発を促進する7nm FinFETプロセス Die-to-Die PHY IPの提供を開始

大規模マルチチップ・モジュールで超短ならびに極短接続を可能にするDesignWare Die-to-Die PHY

概要

• 大規模データセンターの低消費電力化を実現するため1ピコジュール/ビット以下で稼働する超低消費電力DesignWare^® Die-to-Die PHY IP

• 大規模マルチチップ・モジュール・デザインで最大50ミリ長でも高い信頼性を保持したリンクを実現するコンパクトなアナログ・フロントエンド

• レイテンシとエラーレートを極小に抑えつつコアロジックの複数ダイへの分割を可能にするフレキシブルなアーキテクチャ

• DesignWare 112G/56G Ethernet IP、HBM2/2E IP、DDR5/4 IP、PCI Express 5.0 IPとの組み合わせにより、高性能コンピューティングならびにネットワーキングSoC向けの包括的なソリューションを提供

2019年10月29日 カリフォルニア州マウンテンビュー発 –シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、大規模データセンター、AI、ネットワーキング向けSoCで必要となるマルチチップ・モジュール（MCM）で超短ならびに極短接続を可能にするDesignWare Die-to-Die PHY IPを発表した。DesignWare Die-to-Die PHY IPは、データ転送レート2.5Gから112Gまでの非ゼロ復帰（NRZ：non-return-to-zero）符号ならびにパルス振幅変調（PAM-4：pulse-amplitude modulation）符号をサポートしており、大規模MCMデザインでダイ辺あたりのスループットを最大化する。消費電力、ダイ辺の接続容量、レイテンシ、接続長のトレードオフを実行しつつ、大きなダイ上のデザインを小さなダイに分割可能になるため、SoC歩留まりが向上する。DesignWare Die-to-Die PHY IPは、112G/56G Ethernet、HBM2/2E、DDR5/4、PCI Express 5.0などのコントローラIP/PHY IP/検証用IPなどからなるシノプシスの包括的なクラウド・コンピューティングIP群の最新ソリューションである。

シノプシス独自の配線可能性解析/パッケージ・サブスレート・ガイドライン/シグナルならびにパワー・インテグリティ・モデル/クロストーク解析などの各種設計テクノロジも、DesignWare Die-to-Die PHY IPのSoCへの組込みを支援する。16レーン構成の半二重送受信により、1ミリあたり1.8テラビット/秒の一方向送信が可能となるため、ダイ間の接続容量が大幅に向上する。1ピコジュール/ビット以下でダイ間やダイ-光モジュール間の接続が可能となるため、最先端FinFETプロセスで求められる消費電力制約を達成することができる。DesignWare Die-to-Die PHY IPは、超短ならびに極短接続のためのOIF CEI-112GならびにCEI-56G規格に準拠している。

シノプシス　IPマーケティング担当副社長　John Koeterは、次のように述べている。「ハイエンドのデータセンターやネットワーキング機器向けの最先端SoCデザインは、許されるフォトマスク・サイズの限界に達しており、設計者はSoCデザインを複数の小さなダイに分割しなければなりません。低消費電力/高性能/小面積なDesignWare Die-to-Die PHY IPをご活用いただくことにより、設計者の皆様は、最先端のFinFETプロセス・デザインで求められる超短接続を実現でき、差別化した製品をいち早く市場に送り出すことが可能となります」

提供可能時期

7nm FinFETプロセスのDesignWare Die-to-Die PHY IPは、既に提供を開始している。

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス（業界標準プロトコル）IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttps://www.synopsys.com/designwareより入手可能。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software^TM）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。