5nm以下のシリコン製造

早期プロセス開発。高度なリソグラフィー。歩留り管理。

シリコン・エンジニアリングは、半導体チップとエレクトロニクス革新の基盤であり続けてきました。業界標準に基づいたシノプシスのシリコン・エンジニアリング・ツールは、主流のプロセス・ノードのみならず、5nm以下の新世代プロセス・ノードでも実績があります。シノプシスのツールは、速度、面積、消費電力、テスト、歩留り間のトレードオフを最適化します。

業界をリードするTCADプロセス・シミュレーションとデバイス・シミュレーション

• 半導体プロセス・テクノロジとデバイスの開発と最適化
• 新しいデバイスを開発する際に、分散シミュレーションを行い、コストと時間のかかる
  ウェハーテストを削減
• プロセスのパラメータ・スペースと製品設計のオプションを検討
• 配線のモデリングおよび抽出用のツールから得た寄生素子情報を使用してチップ性能を最適化

卓越したマスク製造を実現するCATS®ソフトウェア

• マスクパターン生成と製造に使用する複雑な設計データを
  マシン語命令に変換
• 業界トップレベルの性能を誇るマスクルール・チェックとパターン照合のソリューション
• 網羅的で精度の高い検証によりマスク品質とコストの目標を達成
• 独自の方法で製造情報を設計にリンクするコアテクノロジを採用

高度なリソグラフィー・マスク合成を実現するProteus™ OPC

• フルチップの光近接効果補正、逆リソグラフィー手法、プロセスのチェックと
  解析を実行
• パターンの忠実性を向上させ、プロセス・ウィンドウを最大化
• 設計を製造工程に引き渡す前に既知のプロセス不良を特定
• 製造環境内でSentaurus™の厳密なシミュレーションのリファレンス・フローを利用

 歩留り管理および最適化の業界標準

• 多様なソースから取得した歩留り関連データをYield Explorer®ツールの単一のデータ・バンクに統合
• 歩留りに影響するツールとプロセスをOdysseyの不良データ管理ですばやく特定
• Avalonにより、製品グループと設計グループが品質管理ラボとより緊密に連携可能に
• YieldManager®ツールの単一の統合データベースにより、完全なウェハー・ファブ・ソリューションを実現