ニュースリリース - 2024年4月24日

2024年4月24日 カリフォルニア州サニーベール発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC社の最先端ノード設計向けEDAおよびIPの実現に向けた広範な協業、ならびにAI、高性能コンピューティング、モバイル・デザインなど、さまざまな分野での採用について発表した。今回の協業には、より優れた消費電力/性能/トランジスタ集積度を追求するシリコンフォトニクス・テクノロジの応用に向けて協調最適化されたフォトニックIC設計フローが含まれている。TSMC N3/N3PおよびN2プロセスに対応したデジタル/アナログ設計フローには、業界から高い信頼が寄せられている。両社は、設計生産性と最適化を実現するシノプシスDSO.ai™など、AIアルゴリズムを活用した次世代設計フローで協業している。さらにシノプシスは、TSMC N2/N2P向けファウンデーションIPならびにインターフェイスIPの広範なポートフォリオを開発中である。また本日発表された関連発表では、キーサイト社、シノプシス、アンシス社が、TSMC社のN16プロセスからN6RF+テクノロジへの新しい統合無線周波数（RF）デザイン移行フローを発表した。

シノプシス　EDAグループ　ストラテジ＆プロダクトマネージメント担当副社長　Sanjay Baliは次のように述べている。「当社とTSMC社は、TSMC社の3Dblox規格をサポートする3DIC Compilerを活用したシノプシスの量産対応EDAフローの開発、ならびにフォトニクス統合の進展、更に幅広いIPポートフォリオを組み合わせることにより、TSMCの最先端プロセスで、設計者が次世代のチップ・イノベーションを実現できるよう支援しています。数十年にわたる協業で築き上げた深い信頼関係を通して、両社はノード間のデザイン移行を迅速化し、抜きんでた結果品質と生産性向上を実現するミッションクリティカルなEDAおよびIPソリューションを業界に提供してきました」

TSMC社　デザイン・インフラストラクチャ・マネージメント　責任者　Dan Kochpatcharin氏は次のように語っている。「シノプシス社のようなOpen Innovation Platform^®（OIP）エコシステム・パートナーとの緊密な協業により、オングストローム・スケールのデバイスであれ、複雑なマルチダイ・システムであれ、各種の高性能コンピューティング・チップを実現する際にお客様が直面する最も困難な設計要件に対応できるソリューションをご提供してきました。当社とシノプシス社は今後も、お客様がTSMCの最先端プロセス・ノード上で差別化された次世代デザインを短納期で実現できるよう支援してまいります」

最先端ノードで認証済みのデジタル/アナログ設計フロー

TSMC N3PおよびN2プロセス・テクノロジ向けのシノプシスの量産対応デジタル/アナログ設計フローは、さまざまなAI、高性能コンピューティング、モバイル向けデザインで採用されている。またAIアルゴリズムを活用したアナログ・デザイン移行フローにより、プロセス・ノード間の迅速な移行が可能になる。今回は、TSMC N4PからN3E、N3EからN2プロセスへの移行フロー、そしてTSMC N5からN3Eへの移行フローが追加された。

また、設計チームがTSMC社の最先端プロセス・テクノロジに効率的に移行できるよう、相互運用可能なプロセス設計キット（iPDK）とIC Validator™フィジカル検証ランセットを用意している。シノプシスが提供しているIC Validatorは、複雑化するフィジカル検証ルールに対応して、フルチップのフィジカル検証サインオフを可能にしている。IC Validatorは現在、TSMC N2およびN3Pプロセス・テクノロジで認証済みである。

フォトニックICによるマルチダイ・システム・デザインのデータ伝送の高速化

AIトレーニングのための大量のデータ処理には、低レイテンシ、電力効率、広帯域幅の相互接続が必要になるため、シリコン・フォトニクス・テクノロジを使用して、光トランシーバのシリコン・パッケージ近傍への配置が推進されている。シノプシスとTSMC社は、TSMC社のCompact Universal Photonic Engine（COUPE）テクノロジ向けに、システムの性能と機能を向上させるエンド to エンドのマルチダイ光電融合設計フローを開発している。このフローは、シノプシス OptoCompiler™によるフォトニックIC設計ソリューションと、シノプシス3DIC CompilerおよびAnsys社のマルチフィジックス解析テクノロジを活用したフォトニックIC設計ソリューションとの統合で実現される。

N2およびN2P向けの幅広いIPポートフォリオにより市場投入までの時間が短縮

シノプシスは、TSMC N2およびN2Pプロセス・テクノロジ向けのファウンデーションIPならびにインターフェイスIPの広範なポートフォリオの開発により、複雑なAI、高性能コンピューティング、モバイル向けSoCの短期間でのシリコン実装を目指している。UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHYおよびM-PHY、USB、DDR5 MR-DIMM、LPDDR6/5xを始めとするN2およびN2P向け高品質PHY IPにより、設計者はTSMC社の最先端プロセス・ノードを活用してPPA向上の恩恵を受けることができる。またシノプシスはTSMC N3P向けに、224G Ethernet、UCIe、MIPI C/D-PHYおよびM-PHY、USB/DisplayPortおよびeUSB2、LPDDR5x、DDR5、PCIe 6.x、など、シリコン実証済みのファウンデーションIPおよびインターフェイスIPポートフォリオを提供している。DDR5 MR-DIMMも開発中である。シノプシスの先端TSMCプロセス向けIPは、数十社の大手企業に採用され、開発期間短縮を実現している。

関連情報

• シノプシス・デジタル設計ソリューション
  https://www.synopsys.com/implementation-and-signoff/fusion-design-platform.html

• シノプシス・アナログ設計ソリューション
  https://www.synopsys.com/implementation-and-signoff/custom-design-platform.html

• シノプシス・マルチダイ設計ソリューション
  https://www.synopsys.com/multi-die-system.html

• シノプシス・フォトニックIC設計ソリューション
  https://www.synopsys.com/photonic-solutions.html

• シノプシスIPソリューション
  https://www.synopsys.com/designware-ip.html

シノプシスについて

シノプシス（Nasdaq: SNPS）は、電子設計自動化からシリコンIP、システム検証ならびに妥当性確認に至る、信頼性の高い包括的なシリコン to システム設計ソリューションの提供により、広がりゆく知の時代を切り開いている。幅広い業界の半導体およびシステム開発企業との緊密な協業を通じて、その研究開発能力と生産性を最大限にまで高め、明日の創造力に火をつける今日のイノベーションに貢献している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。