ニュースリリース - 2015年12月15日

アクセルが、画像処理SoC開発のためのRTL合成ソリューションをDesign Compilerに変更

開発期間を短縮しつつ面積を5％削減

概要

• 市販ツールを評価した結果、RTL 合成ソリューションをシノプシスのDesign Compiler に変更
  
• 他のRTL合成ソリューションと比べて、5% の面積削減を実現したDesign Compiler
  
• Design Compiler によるRTL 合成結果との面積/タイミング性能の誤差を5% 以内に保ちつつ高速な実行時間を実現するDC Explorer
  

2015年12月14日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、エンターテイメント機器ならびに産業用組込み機器向け画像処理SoC で業界をリードするファブレス企業 株式会社アクセル（以下、アクセル）が、同社が採用するRTL 合成ソリューションをシノプシスのDesign Compiler に切り替えたことを発表した。高い設計効率でダイ面積のより小さいチップを開発することは、アクセルにとって、ターゲットの市場に競争力の高い製品を投入する上で非常に重要な要素となっている。この開発目標を達成するため、同社は複数のRTL 合成ソリューションを評価した。その結果、面積の5% 削減、高いタイミング性能、高速な実行時間を達成したDesign Compiler とDC Explorer の採用を決めた。

株式会社アクセル　技術グループ　LSI チーム・チームリーダー シニアマネージャー 菊地篤志氏は次のように語っている。「次世代のエンターテイメント機器向けにより高解像度の画像性能を必要としているお客様各社は、コストを抑えつつより高い性能を達成できるソリューションを当社に期待されています。複数のRTL 合成ソリューションを評価した結果、短い設計期間でデザイン・サイズの5% 削減を達成したDesign Compiler を採用することに決定しました。また開発段階早期で、短期間でのRTL 検討を可能としてくれるDC Explorer も採用を決めました。DC Explorer を使用すれば、様々なデザイン構造に対するwhat / if 解析を短時間で効率的に実行した後に、最終的なデザインを決定することができます。当社では、最先端のプロセス・ノードで実装予定の次世代チップの設計にも、これらのツールを活用していく方針です」

Design Compiler ファミリーは、完全なRTL 合成 / テスト・ソリューションにより、設計生産性を最大限に向上させる。Design Compiler ファミリーの根幹を成す論理合成ソリューションDC Ultra は、タイミング / 面積 / 消費電力 / テスト設計をコンカレントに最適化する機能を持ち、またトポグラフィカル・テクノロジにより、コスト要因となる設計のやり直し工程を削減する。DC Explorer により、開発早期段階でRTL とフロアプランの検討を実施できるため、高品質なRTL とデザイン制約を短期間で作成でき、RTL 合成と配置配線の工程に至るまでの期間を短縮することができる。Design Compiler Graphical は、最先端の最適化エンジンと、配置配線ソリューションのIC Compiler ならびにIC Compiler II と共通のテクノロジにより、あらゆるプロセス・ノードの最も困難なデザインに対しても業界最高水準の設計品質を実現することができる。さらに、Design Compiler Graphical を使用することにより、配置配線工程の前段階で、RTL 設計者が配線密集を予測し可視化し緩和することができ、フロアプランの検討も行うことが可能になる。また、Design Compiler Graphical がIC Compiler やIC Compiler II に受け渡すフィジカル・ガイダンスにより、論理合成後と配置配線後でタイミング / 面積の高い相関性を実現でき、配置実行時間を短縮することができる。詳細な情報は https://www.synopsys.com/implementation-and-signoff/rtl-synthesis-test.html

より入手可能。

シノプシス　デザイン・グループ　マーケティング担当副社長　Bijan Kiani は次のように述べている。「アクセル様が取り組んでおられるエンターテイメント機器ならびに産業用組込み機器のマーケットで成功するためには、高性能と低コストの両立が重要な要素となります。Design Compiler の最先端の最適化テクノロジとDC Explorer の早期RTL 解析機能を組み合わせることにより、アクセル様では、顧客企業の次世代機器に必要とされる高い性能仕様を達成しつつ、チップ面積を削減することが可能となります」

シノプシスについて
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第16 位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。