ニュースリリース - 2015年10月6日

シノプシス、テスト・パターン生成を10倍高速化する新しいATPGテクノロジを発表

テスト・パターンを25% 削減しつつ生成時間を短縮する革新的なATPGエンジン

概要

• サーバー上で使用可能なCPUコアを活用してテストパターン自動生成（ATPG）とシリコン診断を高速化するメモリー使用効率の高いマルチスレッド・エンジン TetraMAX ATPG、DesignWare STAR Hierarchical System、STAR Memory System
  
• テストパターンの25% 低減により、テスト時間とテストコストを削減
  
• Galaxyデザイン・プラットフォームとの緊密な統合により、最高レベルのテスト品質を実現
  

2015年10月5日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、ATPG と故障診断のブレイクスルーとなる新技術を発表した。このテクノロジにより、テストパターンを25% 削減し、パターン生成時間も10倍高速化できるため、開発スケジュールを短期化し、シリコン・デバッグにかかる期間を短縮し、テスト時間とテストコストを削減できる。サーバー上で使用可能な全てのCPUコアに対してジョブを精巧にスレッド分割するメモリー使用効率の高い革新的なATPG / 故障シミュレーション / 故障診断エンジンにより、十分なテスト･カバレッジの達成に必要となるテストパターンの数を最小化しつつ、スループットを最大化する。テストデータ圧縮テクノロジを提供するシノプシスのDFTMAXとの組み合わせにより、設計者は、ターゲットに類を見ない実行スピードを活用して、テスト品質、テスト期間、テストコストの目標を達成できる。

STマイクロエレクトロニクス社　Digital and Mixed Processes ASIC 部門　SoC インテグレーション / DFT メソドロジ担当マネージャ　Roberto Mattiuzzo 氏は次のように語っている。「SoC デザインはますます複雑になり、開発スケジュールは短期化していますので、設計者は高品質な製造テストパターンを短期間で生成できなければなりません。シノプシス社との協業を通じて、ATPG 実行時間を短縮しテストパターンを大幅に削減してくれる新しいATPG テクノロジが生まれることにより、最初のシリコン・サンプルをより早い時期に入手できるようになり、テスター使用時間も最小化することができます。また、このテクノロジと、ASIC カスタマー向けの効率的な設計フローのおかげで、FD-SOIテクノロジで製造する高密度で複雑なチップの量産立ち上げも加速できます」

新しいATPG / 故障シミュレーション / 故障診断エンジンは、驚くべき高速性と驚異的なメモリー効率を実現しており、テストパターン生成のために高度に最適化されている。また、ATPG とシリコン診断の実行にあたって精緻なマルチスレッディング処理を行う。こうした技術革新により、テストパターン削減と実行速度の10 倍高速化が実現し、デザイン・サイズを問わずサーバー上の全てのCPUコアを活用した処理が可能となり、メモリー使用効率の低さゆえに限界があったこれまでのATPG テクノロジをしのぐ結果を達成できる。さらに、論理合成ソリューション Design Compiler、タイミング・サインオフ・ソリューション PrimeTime、寄生抽出ソリューション StarRC を始めとするGalaxyデザイン・プラットフォームや、イールド解析ソリューションYield Explorer やデバッグ自動化ソリューションVerdi といった他のシノプシス・ソリューションとの緊密な連携により、最短期間で最高品質のテストを実行できる。

シノプシス　デザイン・グループ　主席上級副社長兼ジェネラルマネージャ Antun Domic は次のように述べている。「世界中のお客様が、当社の合成ベース・テスト・ソリューションを用いて、最も困難なデザインのテストを最高品質で実行されています。今回の発表は、革新的で画期的なテスト・テクノロジを提供し続ける当社の取り組み姿勢を裏づけするものであり、ATPG と診断をより短時間で実行し、シリコン・テストの時間を短縮したいというお客様各社のニーズにお応えするものです」

シノプシスの合成ベース・テスト・ソリューションについて
Synopsys synthesis-based test solution は、以下のツール群で構成されている。 

テスタビリティ解析ソリューションSpyGlass DFT ADV；　消費電力考慮のロジック・テストならびにシリコン診断ソリューションDFTMAX / DFTMAX UltraならびにTetraMAX；IP ならびにSoC 上の各種コアの階層テスト・ソリューションDesignWare STAR Hierarchical System；エンベデッド・テスト / リペア / 診断ソリューションDesignWare STAR Memory System；デザインベース・イールド解析ソリューションYield Explorer；CADナビゲーション・システム Camelot シノプシスのテスト・ソリューションは、Design Compiler によるRTL 論理合成とエンベデッド・テスト・テクノロジを組み合わせることにより、テストのために機能ロジックはもとよりタイミング / 消費電力 / 面積 / コンジェスチョンの最適化を実行し、結果達成までにかかる期間を短縮する。また、Design Compiler、配置配線ソリューションIC Compiler II、PrimeTime などからなるGalaxyデザイン・プラットフォームとの緊密な統合環境により、デザインとテストの目標達成、より高い故障カバレッジ、より短期間での歩留まり向上を実現しつつ開発期間を短縮する。

シノプシスについて
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・テストの分野でもCoverityソリューションで業界をリードしており、世界第16位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。