ニュースリリース - 2012年7月19日

シノプシス、IC Compilerの最新バージョンがギガヘルツ級の高性能デザインを可能に

たゆまぬ設計技術革新により、ルネサス エレクトロニクスでの更なる採用を促進

2012年7月18日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、ギガヘルツ級デザインを可能にするための数々の新機能が追加されたIC Compiler 2012.06バージョンの提供開始を発表した。シノプシスのGalaxyデザイン・プラットフォームの基幹ツールであるIC Compilerは、より洗練されたデザイン最適化技術、より高速なデザイン収束能力、最先端のプロセス・ノードへの対応を通じて、ギガヘルツ級の動作性能が求められるデザインに付き物の設計生産性の問題、製造可能性確保の問題に対応してきた。今回の最新バージョンは、設計者がこれまで以上に高いクロック周波数で動作するチップを、より効率的に実現できるようにするという点にフォーカスして開発されている。主要な新機能は、実効クロック・スピードを向上させることができる革新的な最適化機能、非常に複雑に入り組んだフロアプランへの対応機能の強化、最先端のプロセス・ノードのメリットを活用できる新しい設計テクノロジなどである。

ルネサス エレクトロニクス株式会社　技術開発本部　EDA・設計手法統括部　BE設計技術開発部　部長　加賀谷達次氏は次のように語っている。「ルネサスは、世界有数の先進的半導体ソリューションプロバイダです。1ギガヘルツをさらに超えるクロック周波数での高度な設計や、市場への早期投入のために厳しい納期で開発する必要がある低消費電力設計を実現するためにシノプシス社のIC Compilerは頼もしいソリューションです。複数の複雑なクロック構造を持つデザインでIC CompilerのマルチソースCTS(クロック・ツリー合成)テクノロジを試してみたところ、我々が目標としていたスキューとレイテンシの目標を容易に達成することができました」

IC Compiler 2012.06バージョンは、動作周波数を向上させるためのいくつかの新しいテクノロジを搭載している。ばらつきを抑えて高速動作を実現するためには、メッシュ構造を使用したクロックツリーの生成が必須となる。しかし、このツリー構造は非常に複雑で、消費電力最適化を図りつつこれを実現するには非常に高度な専門知識が必要になる。マルチソースCTSは、クロック・メッシュを組み込んだクロック・ツリー自動生成テクニックを搭載した革新的な設計テクノロジで、クロックばらつき耐性が高いデザインを、クロック・メッシュのみの構造よりも消費電力を抑えた形で生成できる。

プロセッサ開発者は、性能の拡張性が高いデザインや、ローパワー・プロセス・ノードの恩恵を活用したより洗練された構造のデザインを開発したいと考えている。今回のバージョンでは、新しいアルゴリズムの採用により、先端プロセスを活用してタイミング性能が高く、バッファ数が少なく（すなわち省面積の）、クロックバラツキの少ない頑強なデザインを生成する。製品開発競争の激化に加えて、より多くの機能をチップ上に統合しなければならない現状から、設計者は、これまで以上にIP再利用の必要に迫られている。IPを多用したデザインの場合、各種機能ブロックや多数のマクロとパイプライン・レジスタの間の間隔が狭くなるため、非常に複雑に分割されたフロアプランになることが多い。IC Compiler最新バージョンでは、そういったデザインに対しても、タイミング性能を高め配線性を向上させることができる。これらの他にも、今回のバージョンでは、設計者が目指している動作周波数を達成するためのいくつかの機能向上が施されている。階層モジュール間とモジュール内部のタイミング・パスを同時に最適化できるテクノロジにより、タイミング性能の向上と設計期間の短縮を実現できる。また、インデザイン・フィジカル検証により、パワーネットワークのバリデーションを行ったり、ファウンドリ仕様を満たすメタルフィル挿入をより短時間で実施できる。

シノプシス　フィジカル・インプリメンテーション　R&D担当副社長　Michael Jacksonは次のように述べている。「ルネサス様は、マイコンや組込みSoCの業界において非常に大きな存在です。シノプシスは、より高性能なデザインとより短期間での設計収束を実現するための設計テクノロジの向上を目指して、ルネサス様と継続的に協力を重ねてまいりました。IC Compilerがフィジカル設計技術の優位性を保ってこられたのは、こういった共同作業の成果です」