ニュースリリース - 2010年9月21日

HSPICEの新機能Precision Parallelテクノロジにより -- アナログ/ミックスドシグナル・デザインのシミュレーション・スピードが最大7倍向上

HSPICE 2010バージョンの最先端解析機能がアナログ高速検証ソリューションを提供

2010年9月20日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、HSPICEの新機能Precision Parallel（HPP）が提供するマルチ・スレッディング・テクノロジを公表した。このテクノロジにより、複雑なアナログ/ミックスドシグナル・デザインのシミュレーション速度が最大7倍向上する。HSPICE 2010バージョンは、このHPPテクノロジの他にも、シミュレーション収束アルゴリズムの向上と先進のアナログ解析機能がもたらすメリットを設計者に提供する。さらに、ファウンドリ認証済みのプロセス・デザインキット（PDK）もサポートしているため、フェーズロック・ループ、SERDES、データ・コンバータ、高精度なカスタム・デジタル回路、パワーマネージメント回路といった非常に複雑なデザインの検証に、業界標準となっているHSPICEの高精度シミュレーション機能を活用できる。設計者は、HSPICE 2010を用いることにより、アナログ回路をプロセスばらつきの細部に至るまで高速に検証できるようになり、実チップ完成後の再設計の発生リスクを削減できる。

HiSilicon社 アナログ設計ディレクター Xiaowei Wang氏は次のように語っている。「当社では、非常に洗練されたデジタル制御回路と協調動作するアナログ回路のシミュレーションにHSPICEを活用しています。最新のHSPICE Precision Parallelテクノロジを使って当社のデータ・コンバータを検証したところ、シミュレーション実行速度が8個のCPUコア上で7倍に向上しました。これによって、数日間かかっていたシミュレーションを約8時間で終了できたのです。当社のエンジニアは、HPPの活用により、一日で何度もシミュレーションを走らせることができるようになり、検証生産性が向上しました」

HSPICE Precision Parallelテクノロジ
HSPICEは、2008年に、フル・マルチ・スレッディング・シミュレーション機能をいち早く提供した。今回の新しいHPPテクノロジは、シミュレーション速度を劇的に向上させるだけでなく、活用するCPUコアの数に応じた高い速度向上を実現することにより、複雑なアナログ回路検証に新しい次元のマルチ・スレッディング・パフォーマンスを提供する。HPPは、アダプティブ・サブマトリックス・テクノロジに、キャッシュ使用最適化技術、効率的なデバイスモデル評価機能を組み合わせることにより、現在活用できるマルチCPUコア・コンピューティング環境上で、非常に高速かつ拡張性の高いパフォーマンスを実現する。メモリ使用効率が非常に高いため、1000万素子以上にもなる大規模回路のポストレイアウト・シミュレーションを実行できる。

Advanced Micro Device社 グラフィック・シリコン・エンジニアリング・グループ　SMTSデザイン・エンジニア Antonio Todesco氏は、次のように語っている。「当社では、数百万素子からなる複雑なクロックメッシュのシミュレーション向上を実現するためにHSPICE Precision Parallelテクノロジを使ってみました。その結果、ECO、RC抽出、シミュレーションをたった一日で完了できたのです。しかも、使用したメモリーはこれまでより少なくて済みました。またHPPテクノロジは、クロックメッシュ回路の整合性の達成に必要な高精度なタイミング解析機能も提供してくれました」

シノプシス 上級副社長兼アナログ/ミックスドシグナル・グループ・ジェネラルマネージャー Paul Loは次のように述べている。「今日のSoCでは、デジタル補正されたアナログ回路が多用されるようになっており、設計者の皆様は、最新のマルチCPUコア・コンピューティング環境を活用して過渡解析のスピードを劇的に向上させることができる革新的な回路シミュレーション技術を必要としています。シノプシスは、HSPICEユーザーの皆様に優れたシミュレーション効率をご提供するため、今後もHSPICEテクノロジの改善に投資を続けてまいります」

提供開始時期
HSPICE Precision Parallelテクノロジは、現在、限定顧客向けに提供を開始している。一般提供開始は、2010年12月を予定している。