ニュースリリース - 2010年4月20日

シノプシス、SoCプロトタイピング・システムの新製品HAPS-60を発表

最高の実行速度と実装容量、テスト済みのIP群、独自の最先端検証機能を備えた次世代のラピッド・プロトタイピング・システム

2010年4月19日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、複雑化したSoCの設計/検証の課題に対して包括的なソリューションを提供するラピッド・プロトタイピング・システムの新製品 HAPS-60ファミリーを発表した。Confirmaラピッド・プロトタイピング・プラットフォームのハードウェア部分であるHAPS-60ファミリーは、使い易さと低コストを特長とするプロトタイピング・ソリューションである。HAPS-60ファミリーが提供する実機速度の実インターフェイスにより、開発の早期段階で、最終シリコンに非常に近い実行速度でのシステム全体のハードウェア・ソフトウェア協調検証を実施可能となる。HAPS-60ファミリーは、ザイリンクス社の最先端FPGAデバイス Virtex-6を搭載、高い実行速度と実装容量、そしてテスト済みの各種IPと最先端の検証機能を備えており、最も包括的なプロトタイピング・ソリューションを提供する。

すぐに使える状態で提供される低価格のハードウェア・ベース検証ソリューションがない場合、設計者は、開発段階の後期になるまで、システム全体のバリデーションとハードウェア・ソフトウェア協調検証を開始することができない。システムに潜むハードウェアやソフトウェアの欠陥が開発後期段階に発見されると、開発プロジェクトの遅延を引き起こしかねない。HAPS-60ファミリーが提供する各種の独自機能の組み合わせにより、開発プロジェクトの非常に早い段階でソフトウェア開発を開始し、システム全体の検証を実施することができるようになる。

シノプシス ソリューション・グループ 上級副社長兼ジェネラルマネージャー Joachim Kunkelは次のように述べている。「高い実績を誇るConfirmaソフトウェア群と、今回の高い実行速度と実装容量、そしてテスト済みの各種IPと最先端の検証機能が組み合わされることにより、HAPS-60ファミリーは、従来のスタンドアロン型ハードウェア・ベース検証手法やカスタムメイドのプロトタイピング・ボードでは実現できない、コストメリットと開発期間短縮メリットをご提供できます。我々は、ハードウェア技術、ソフトウェア技術からIPまでカバーする当社の先進テクノロジを活用して、システム・バリデーションとソフトウェア開発プロセスを目覚しく改善する、他に類を見ないプロトタイピング・プラットフォームを設計者の皆様にご提供してまいります」

ザイリンクス社 プロダクト・ソリューション&マネージメント担当副社長　Mustafa Veziroglu氏は次のように語っている。「Virtex-6がご提供する業界最高レベルの実行速度と実装容量を活用して、シノプシス社のHAPS-60ファミリーは、今日のSoC検証が抱える問題に対するソリューションを提供します。HAPS-60ファミリーは、その最先端の検証機能や各種新機能をVirtex-6の高い性能と組み合わせることにより、業界をリードするラピッド・プロトタイピング・ソリューションを設計者の皆様にご提供します」

HAPS-60ファミリーの主な特長は以下の通りである。

• 最高の実行速度
  最高クロック200MHzで高速動作するため、動画やワイヤレス・データ通信、ライブ・ネットワーク通信などのアプリケーションを実際のインターフェイスを介して検証することができる。他のソリューションにはない各種の性能向上テクノロジも組み込むことにより、前機種のHAPS-50ファミリー比で30%の実行速度向上を実現している。この大幅な性能向上により、実際の動作環境下で、システム全体としてのハードウェア・ソフトウェア統合テストを実施することができる。ソフトウェア開発担当者は、最終シリコンに非常に近い実行速度のシステム環境下でソフトウェアの開発・実行・デバッグができるようになるため、実チップ完成の数ヶ月前という早い段階でハードウェアとソフトウェアの欠陥を特定し根絶することが可能となる。
• 最高の実装容量
  拡張性の高いアーキテクチャに加え、大容量対応の先進の回路分割ツールや、新しい自動HSTDM（High Speed Time Division Multiplexing）機能によるFPGAデバイス・リソースの有効活用により、他のプロトタイピング・システムと比べて非常に大きな回路を実装できるため、設計者は非常に大規模なSoCのプロトタイピングも構築できる。一枚のHAPSボードにASICゲート換算・最大1800万ゲート（前機種のHAPS-50ファミリー比、2倍以上）を実装でき、ボードの増設により更に大規模な回路も実装できる。
• テスト済みのIP群の提供
  HAPSシステム向けに事前テスト済みの多岐にわたるDesignWare IPコアを活用できるため、最終チップの製造向けに使われるのと同じRTLを使って、システム全体の信頼性の高いハードウェア・ソフトウェア・プロトタイピングを行うことができる。プロトタイプから実チップ製造まで同じRTLを使用することにより、プロジェクトの開発期間と開発リスクをともに削減できる。また、事前テスト済みのIPであるため、プロジェクト責任者にとっては、プロトタイプで使うIP部分の検証に設計要員を割くことなく、製品差別化やシステム全体のバリデーションといった本来の設計業務に集中投下できるというメリットもある。
• 最先端の検証機能
  これまでのプロトタイピング・システムにはない最先端の検証機能を提供しているため、設計段階の早期にHAPS-60ファミリーを活用することで検証期間を削減できる。HAPS-60システムは、シノプシスが開発した高性能UMRBus（Universal Multi-Resource Bus）テクノロジを搭載しており、これにより、標準PLIやSCE-MI 2.0インターフェイスを介してシノプシスのRTLシミュレータ VCSやバーチャル・プラットフォーム Innovator、C/C++プログラム、他社のシミュレータとのコ･シミュレーションやトランザクションベース検証といった新しい検証手法を実践することができる。

提供開始時期
提供開始時期と価格については、各国の営業拠点に問い合わせのこと。
https://www.synopsys.com/company/contact-synopsys/office-locations.html

HAPSについて
HAPS（High-performance ASIC Prototyping System）は、シノプシスのConfirmaラピッド・プロトタイピング・プラットフォームのハードウェア部分を担っている。HAPSシステムは、システム全体のバリデーションや組み込みソフトウェアの早期開発向けに理想的な環境を提供する高速動作のプロトタイピング・ボードである。数種のマザーボードと、仕様に応じて必要なドータ・ボードをモジュール式に組み合わせて、すぐに使用開始できるプロトタイピング・ソリューションとして提供されており、多岐にわたる設計や、それらのニーズに合わせてプロトタイプ環境を柔軟に構築することができる。この独自のモジュール方式により、ドータ・ボードやサブシステムを追加・交換することで、ひとつのマザーボードを他の開発プロジェクトや派生設計に簡単に再利用することができる。