ニュースリリース - 2010年1月27日

シノプシス、設計プロジェクトを成功に導くためのイベントをEDSFairで多数提供

設計/検証/IP/マニュファクチャリング・ソリューションの最新技術開発情報がここに。

2010年1月27日 東京発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、明日から横浜で開催されるElectronic & Design Solution Fair （EDSFair） 2010でシノプシスが提供する事前申し込み制のイベントへの設計技術者の登録が、昨年を大きく上回り1,000人を越えたと発表した。シノプシスは、事前申し込み不要も含めた多くのイベントを通じ、ソフトウェア開発からシリコン実現までカバーする最新の半導体開発技術に触れる機会を来場者に提供する。提供するイベントは、ブース（ブースNo.001）やスイート内で実施する製品ならびにソリューションのデモ、ブース・シアターで発表されるユーザー設計事例やシノプシス・プレゼンテーション、EDSFair出展者セミナーやPrimeTime SIGイベントで開催される技術セッション、EDSFair特設ステージでのパネル･ディスカッション、IPLアライアンス・ブース展示など多岐にわたる。EDSFairは、1月28日から29日の2日間、パシフィコ横浜で開催される。

日本シノプシス合同会社　社長　藤井公雄は次のように述べている。「シノプシス・ブース・シアターやEDSFair特設ステージで行われるような設計コミュニティ・イベントは、設計者の皆様にとって、最先端の設計技術動向を学んだり、業界の設計者同士で新しいアイデアや設計経験を共有できる価値ある催しです。当社では、設計品質や生産性の向上を目指して多くのお客様とコラボレーションを展開していますが、こうしたカスタマー・イベントは、現実的かつ最先端の設計手法を設計コミュニティで共有し合うためのメカニズムを提供するだけでなく、当社のR&D部門が研究開発を進める上で最も大きな影響を与えるエンドユーザー様の声をフィードバックしていただく場となります」

ブース内で展開する13のデモ展示コーナーでは、Galaxyデザイン・プラットフォーム/Discoveryベリフィケーション・プラットフォーム/Eclypseローパワー・ソリューション/ソフトウェアtoシリコン検証ソリューション/FPGA論理合成ソリューション/高位合成ソリューション/DesignWare IPソリューション/DFM・TCADソリューション/Lynx Design Systemをベースにした包括的なソリューションの数々を紹介する。より詳細・最新の技術情報は、スイート内で紹介する。

ブース・シアターでは、業界を代表する半導体/システム・メーカー9社がシノプシス・ツール/ソリューションを活用した先進の設計事例を発表する。シノプシスからは、最新ソリューションの中から、高位合成ソリューションSynphony、アナログ設計ソリューション Galaxy Custom Designer、32nm/28n製造工程直結のSoC開発ソリューションであるARMR-Common Platform-Synopsysテクノロジ・コラボレーションの3つを紹介する。

EDSFair出展者セミナー会場では、分野別に12の技術セッションを実施する。また、最先端のSTA技術開発情報に敏感な設計者やPrimeTimeユーザーのコミュニティを活性化するためのPrimeTime SIGイベントも開催する。

EDSFair特設ステージで行われる【エグゼクティブが語る】シリーズのセッション4には、シノプシス　ソリューション・マーケティング担当副社長のGeorge Zafiropoulosがパネリストとして登壇。Eclypseローパワー・ソリューションが、JEITA (Japan Electronics and Information Technology Industries Association) のSTRJ (Semiconductor Technology Roadmap committee of Japan) が掲げる技術ロードマップに、いかに的確に応えるかについて説明する。

さらにシノプシスは、IPLアライアンス・ブース（ブースNo.302）も協賛しており、OpenAccessベースで提供されるプロセス・デザイン・キットのインターオペラビリティ確立を支援する。

藤井公雄は次のように述べている。「コラボレーションは、設計コミュニティが最先端半導体設計で増大する課題を解決していくにあたって、非常に重要なアプローチとなります。EDSFairでは、お客様が当社のソリューションを活用して実施された最先端の設計事例をご紹介くださいます。IC Compilerの配線エンジンZrouteやマルチコーナー/マルチモード（MCMM）最適化機能、IC Compiler と協調動作する“インデザイン”レール解析や“インデザイン”フィジカル検証テクノロジ、VMM-LPベースのローパワー検証テクノロジ、PrimeTimeのアドバンスド・オンチップ・バリエーション解析機能、Confirma/HAPSが提供するラピッド・プロトタイピング・ソリューションなど、当社の先進の設計テクノロジを用いて、お客様各社は複雑に入り組んだ設計課題を克服され、スケジュールどおりの製品市場投入を達成されています」