新思科技針對台積公司3奈米製程 運用廣泛IP產品組合加速先進晶片設計

本篇新聞稿已於7/20於美國加州桑尼維爾發佈

重點摘要：

• 針對台積公司N3E製程推出的新思科技矽智財(IP)，為想要降低整合風險並加速一次成功完成矽晶設計(first-pass silicon)所需時間的晶片製造商，提供競爭優勢
• 新思科技的介面 IP符合各項標準，包括112G Ethernet、LPDDR5X、DDR5、PCIe、USB/DisplayPort 與MIPI C/D-PHY，能夠達成廣泛的交互運作性
• 針對台積公司N3E製程的廣泛IP產品組合，可搭配新思科技已取得認證的數位與客製化設計解決方案，以提高效能並將功耗降到最低

(台北訊) 新思科技針對台積公司的N3E製程，利用業界最廣泛的介面 IP產品組合，推動先進晶片設計全新潮流。橫跨最為廣泛使用的協定，新思科技IP產品組合在多個產品線的矽晶設計，提供領先業界的功耗、效能與面積(PPA)以及低延遲。供台積公司N3E節點使用的新思科技IP，具備與台積公司N3P製程快速整合的能力，可以讓晶片設計人員加速他們的人工智慧(AI)、高效能運算(HPC)與行動通訊產品設計的開發流程。

新思科技行銷暨IP策略資深副總裁John Koeter表示：「新思科技提供範圍極廣的高品質IP產品組合，可以協助設計人員達成他們的設計目標，並以較低的風險快速將所需的IP整合進入他們的設計中。」他指出：「供台積公司3奈米製程使用的新思科技IP，已經獲得數十家的領先企業採用，以加速他們的開發作業、快速達成矽晶設計，並縮短產品上市的時程。」

台積公司設計建構管理處負責人Dan Kochpatcharin表示：「我們與新思科技的長年合作，讓我們共同的客戶可以受益於已在台積公司先進製程技術上獲得驗證的廣泛IP產品組合。」他指出：「針對台積公司N3E製程已成功完成矽晶設計的新思科技IP，凸顯雙方共同努力，協助設計人員因應系統單晶片(SoC)設計上最嚴格的PPA與延遲的要求，並加速下一代AI、HPC和行動通訊應用的晶片創新研發。」

更多資源

• 在台積公司 N3E 製程上將設計風險降至最低並實現一次就成功的矽晶設計
• 新思科技提供經生產驗證的 EDA 流程與針對AI、行動和HPC應用的廣泛 IP 組合 提升台積公司N3E製程的設計
• 在台積公司 N3E製程上成功實現UCIe™ PHY IP的設計定案

-------------------------------------------------------------------------------------------------------------------------------------------------------------

關於新思科技 (Synopsys)

新思科技是專為開發電子產品及軟體應用創新公司提供「矽晶到軟體(Silicon to Software™)」解決方案的最佳合作夥伴。新思科技名列美國標普500指數成分股，長期以來是全球電子設計自動化(EDA)和半導體IP領域的領導者，並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的設計工程師，或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師，新思科技都能提供所需的解決方案，以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪：www.synopsys.com。

###

新聞聯繫：
台灣新思科技
何茂宗  (02) 23453020分機55826
吳俊瑩  (03) 5794567 分機 30515