Synopsys与DisplayLink

DisplayLink借助DesignWare SuperSpeed USB 3.0 IP

"新思科技提供一个非常易用的IP解决方案:开始流片的几个小时后,非常复杂的数据集就能通过多个高速接口被传送出去。它证明,DesignWare IP拥有卓越的品质,其功能性与说明书中描述的分毫不差。"

Jonathan Jeacocke
DisplayLink工程副总裁

DisplayLink介绍
DisplayLink是一家半导体和软件公司,致力于提供独特的网络显示技术,通过USB、以太网等标准接口在计算机和显示器之间建立虚拟图形连接。十几款全球知名品牌的PC配件均依赖于DisplayLink芯片,其中包括显示器、通用扩展坞、显示适配器、投影机和零客户端系统,这些系统能够以远低于传统解决方案的成本和能耗扩展桌面虚拟工作区。

挑战

• 获得高质量、可实现流片一次性成功的IP
• 确保通过成熟的解决方案实现与行业标准的设备互通
• 在一个真正的实时环境中设计原型、测试和实现互通,以确保"首次设计成功"

Synopsys 解决方案

• DesignWare® SuperSpeed USB 3.0 Device和PHY
• DesignWare HDMI Transmitter Controller IP
• HAPS® FPGA-based Prototyping System

优势

• 借助DesignWare SuperSpeed USB 3.0 IP实现一次性流片设计
• 符合规范要求、通过认证的DesignWare IP降低了集成风险
• 以接近实时的速度验证基于HAPS FPGA的原型的系统功能

概述
高度集成的DisplayLink DL-3000芯片平台能够让新一代扩展坞、显示器和其它集成设备通过SuperSpeed USB 3.0接口将高清音视频信号发送到多个高清显示器上。它能够同时处理超清视频、千兆以太网和多声道音频信号。来自一个标准的USB 3.0主机端口的视频信号通过一个USB 3.0设备内核和PHY进入DL-3000芯片组,后者将数据转换为HDMI或DVI信号,发送到一台电视机或显示器中。DL-3100芯片可提供高达2048 x 1152的分辨率。其它 DL-3000芯片能够提供2560 x 1600像素,并支持使用双高清显示器。DL-3000系列中的每一款芯片均采用了DisplayLink高效的自适应压缩技术,它能够根据内容、可用的CPU周期和USB带宽动态压缩将要传输的视频数据,因此能够在任何时刻提供最佳的USB图形体验。

高品质的DesignWare IP,提供强有力的支持
DisplayLink的DL-3000芯片平台利用了USB 3.0高达每秒5千兆比特的信令速度,能够让外围设备处理多个高清视频信号。

DL-3000系列能够通过一个USB 3.0控制器和PHY同时带动两个高清显示器、网络数据、高分辨率图形和多个声道。为了开发出一款高度集成的单芯片解决方案,DisplayLink需要一个可靠的IP。此外,随着USB 3.0生态系统的出现,DisplayLink必须确定所选择的IP能够与新的USB 3.0以及现有的USB 2.0主机无缝互通。在使用了其他厂商的USB 2.0 IP之后,DisplayLink转向了DesignWare IP,其中包括USB 3.0设备控制器、USB 3.0 PHY和HDMI发射控制器。DisplayLink工程副总裁Jonathan Jeacocke表示:"在购买标准IP时, 你希望知道它能够做到你想要它做到的事情,而且是开箱即用。我们之所以选择Synopsys DesignWare IP,是因为我们坚信,这个IP能够做到我们想要它做到的事情,而且它也的确做到了。" 由于IP在他们的设计中占有很大一部分,DisplayLink的设计团队不希望冒险将所有IP移植到他们的首选代工流程中。由于知道Synopsys DesignWare PHY IP在DisplayLink所要求的代工流程中经过了流片验证,设计团队很容易就做出了使用Synopsys IP的决策。

当DisplayLink启动他们的USB 3.0设计项目时,USB 3.0规范刚刚发布,仍然有待完善,因此,他们必须与一家密切参与制订该标准的IP厂商开展合作。此外,DisplayLink与Synopsys开展合作,为其提供了有关IP使用的宝贵的反馈意见,促成了一个更加优化的设计。正如Jeacocke所言:"端点优化建议提升了我司设计中的内存使用率,使其能够满足我们提出的性能要求。"

领先的原型设计系统
为了降低一个仍有待完善的标准所固有的设计风险,DisplayLink使用了Synopsys HAPS FPGA-based Prototyping System,用于验证设计的功能性,并在开发ASIC的同时开发软件。在一个大型SoC上,重要的是要确保模拟PHY和数字逻辑之间的通信。通过使用HAPS USB 3.0 PHY子卡,DisplayLink设计团队能够以接近实时的速度、在流片的几个月之前验证工作系统功能,并远在投片之前排除软件故障。除此之外,他们还能远在制造出硅晶之前向客户演示最终产品。正如DisplayLink工程副总裁Jonathan Jeacock所言:"不仅能够向我们的潜在客户阐述符合他们要求的设计,而且能够在一个原型设计平台上演示这个设计,让他们眼见为实, 这是一个令人难以置信的价值定位。借助HAPS,我们坚信最终的流片设计将能做到首次成功。"

在这一成功的基础之上,DisplayLink又启动了一个后续设计项目,使用更多的Synopsys IP和HAPS系统。

"我们向Synopsys征求了一些端点优化建议,这些建议让我们能够提升内存使用率和满足性能要求。Synopsys为我们提供了强有力的支持,技术支持团队在整个设计阶段做到了有求必应。"

Jonathan Jeacocke
DisplayLink工程副总裁