Synopsys与Cognitive Systems公司

Cognitive Systems采用ASIP Designer实现多核认知无线射频芯片的首次流片成功

"Cognitive Systems公司为家庭设计了Aura，这种贴心的安全解决方案

需要先进的信号处理能力，同时必须以较高能效实现卓越的处理性能。

针对应用而优化的处理器是实现这一目标的关键要求，而且通过使用

Synopsys的ASIP Designer，Cognitive Systems的小团队得以在12个

月内设计两个不同的定制处理器。"

Oleksiy Kravets
Cognitive Systems 公司首席技术官

业务

Cognitive Systems公司总部位于加拿大安大略省沃特卢，致力于采用无线射频信号和无线频谱分析技术为家庭监控设计解决方案。Aura是一种易安装的双传感器系统，通过采用Cognitive Systems的专利技术分析无线信号的扰动，使用户能够了解家中的动向，而不需使用摄像头。感知无线活动并进而执行动作的能力为利用现有无线设备和基础设施提供了新的商机。Cognitive提供了一个完整解决方案，包括汇总和处理来自传感器或传感器网络的数据，以及实现云计算环境间的连接。借助安全的API，Cognitive平台可轻松快速地集成到安全平台中。

挑战

• 设计一种能够对650 MHz至4 GHz范围内的频谱进行分析，同时支持多种无线标准的芯片组
• 对功效和性能进行优化，从而允许在移动设备中部署
• 由小团队在不到12个月内开发完成

Synopsys解决方案

ASIP Designer

优点

• 开发一种可全面编程的数字信号处理解决方案，可轻松适应多种无线标准
• 利用ASIP Designer的Compiler-in-the-loop技术，探索并优化多核处理器架构中的两个不同的处
• 理器，以满足性能要求
• 采用高度定制化但可用C语言编程的SIMD/VLIW组合架构，该架构在40纳米LP工艺312 MHz下，提供最高46
• GOPS的性能，从而实现大数据量的无线信号并行处理
• 32位双核MCU用于系统控制和实时任务调度
• 功能全面的软件开发包 (SDK)，包括优化的C编译器
• 无特许费

概述

Cognitive Systems解决方案的核心是可覆盖650 MHz-4 GHz频谱的专利的认知无线射频技术。认知无线射频芯片组提供了无线信号的宽带视图，从而能够提取并处理频谱数据。该芯片组包括四个RF接收器通路、一个RF发射器、八个DSP数据通路、一 个配有专用向量存储器的双核向量处理器、一个双核微处理器、一个前向纠错模块 (FEC) 和一个线性RF前端系统。

Cognitive Systems需要由一个人数较少的工程小组在不到12个月内实施完成整个解决方案，包括从概念设计到硅晶开发。作为 一 家新成立的风险投资企业，硅晶设计的一 次性成功非常关键。

Cognitive Systems认识到，公司需要一种完全可编程的解决方案，这样才能保证解决方案足够灵活，以满足不同市场、地区和应用场景的需求。系统架构要求第一个处理器负责处理以控制为主导的功能，包括棘手的实时调度任务。系统还需要第二个处理器，该处理器需要针对基于向量的信号处理能力而进行定制，以解调、感知并分析来自多个接收器通路的IQ信号。这些系统要求的满足离不开专有频谱感知算法的极高性能，同时系统的功耗必须较低，因为这是小型移动设备的正常要求。

从考察特定应用的信号处理要求开始，Cognitive分析了现有的DSP处理器IP。公司很快认识到，市场上现有的处理器IP均无法提供所需要的数据吞吐量，也无法达到信号处理功能需要的性能/mW。因此，公司决定自行开发高度定制化的向量处理器一专用指令集处理器 (ASIP)。

Cognitive的专业人员以前具备处理器设计经验。显而易见，他们必须使用强大的工具解决方案才能在有限的时间和预算内依靠较少人员开发出这样的处理器。于是，他们选择了Synopsys的ASIP Designer工具解决方案。

ASIP Designer

ASIP Designer是业内领先的ASIP设计工具环境，可用于加快对客户定义的处理器进行设计、验证和编程。ASIP Designer采用单输入规范 (nML) 生成一个软件开发包 (SDK)，其中包含高度优化的C/C++编译器、周期精确和指令精确级指令集模拟器 (ISS)、汇编器、链接器和调试器，以及可综合的RTL。生成的ISS（包括其先进的性能分析能力和独特的Compiler-in-the-loop技术）允许进行快速架构探究，因为用户可以立刻根据算法对架构进行性能分析。ASIP Designer配备了大量以nML编写并以源代码形式提供的模型范例，这些范例可用作参考，也可作为客户特定设计的起点。

开发流程

由于开发周期较短，Cognitive工程师必须制定一个非常高效的设计流程，从而同时执行多项不同的设计活动，并对设计的更改进行快速迭代。其中有两个要素尤其关键：嵌入式软件开发人员的及早参与可为处理器架构提供反馈意见，以及快速设计出FPGA原型进行验证。借助ASIP Designer，Cognitive架构师快速设计出了以nML描述的第 一 个处理器架构。据有自动适应能力的C/C++编译器使软件工程师能够采用为最终产品开发的算法对架构进行剖析，从而及早地对架构的所有方面提供反馈意见，包括存储器和寄存器配置、流水线结构和指令集定义。通过使用RTL生成能力，在设计流程的早期就可以向基于FPGA的原型演进。这样，在架构设计进行的过程中就可以搭建原型环境。然后，架构师借助软件工程师的反馈和自身的原型设计经验，逐步优化并改进架构的nML描述，从而在整个设计流程中保证软件工具和原型的自动同步。

对于控制处理器，Cognitive采用 ASIP Designer中的 一 个模型范例作为起点。这个模型范例是 一 个全功能的32-bit RISC 模型，它用nML建模的，并且支持完整的编译器。Cognitive在这个基础上能够根据软件团队开发的应用代码，快速的优化处理器架构。

" Cognitive Systems公司为家庭设计了Aura，这种贴心的安全解决方案

需要先进的信号处理能力，同时必须以较高能效实现卓越的处理性能。

针对应用而优化的处理器是实现这一目标的关键要求，而且通过使用

Synopsys的ASIP Designer，Cognitive Systems的小团队得以在12个

月内设计两个不同的定制处理器。"

Oleksiy Kravets
Cognitive Systems 公司首席技术官