Design Compiler Graphical

主な特長

• 高度の最適化により、最適なタイミングQoRに至る時間を10%短縮
• IC Compiler IIに対するフィジカル・ガイダンスにより、合成と配置間のタイミング、面積、パワーの相関を5%以内にまで近づけ、また配置を1.5倍高速化
• 正確な合成前および後の配線混雑予想および混雑度ドリブンの最適化により配線が容易に
• ゲート間の最適化により、タイミングQoRを維持しながら新規またはレガシー設計の面積を縮小
• RTLと、スケマティック、タイミング・レポート、フィジカルビューなどの設計ビューとの間をクロスプローブすることにより、デバッグを高速化
• 設計初期でフィジカル設計を可視化およびデバッグすることにより、フィジカル・インプリメンテーション前にレイアウトの問題を特定
• フロアプラン・エクスプロレーションにより、最適なフロアプランにより早く到達
• 4コア・サーバ上での実行速度を2倍高速化
• コンカレントなマルチコーナー、マルチモード（MCMM）合成