ARCv2命令セット・アーキテクチャ(ISA)をベースにした前世代のHSプロセッサのHS3x、HS4x、DSP拡張HS4xDプロセッサに加え、新しいARCv3命令セットアーキテクチャ(ISA)に基づいた32ビットARC HS5xおよび64ビットHS6xプロセッサがDesignWare® ARC® ARC HSファミリーに新製品として追加されました。すべてのHSプロセッサは、命令とデータにシングルサイクルでアクセス可能な密結合メモリー(CCM)をサポートします。
GHz以上の動作速度、面積と消費電力の最小化を実現するHSプロセッサは、きわめて高性能であることが求められる組み込み用途向けに最適化されています。HSプロセッサはシングル/デュアル/クアッドコアのコンフィグレーションが可能です。
ARC HSプロセッサは、商用およびオープン・ソースのツール、オペレーティング・システム、ミドルウェアといった幅広いエコシステムでサポートされています。これらには、ARC Access Programに加盟する業界をリードするベンダーの製品や、embARC.orgを通じて提供される、幅広い、無料のオープンソース・ソフトウェアが含まれます。
高いパフォーマンス効率が必要な組み込みアプリケーション用
•最適化された10ステージ・パイプライン
•L1コヒーレンシ、L2 最大8MB
•効率的なソフトウェア開発
高パフォーマンスの組み込みアプリケーション用スーパースカラ・アーキテクチャ
•高速デュアルイシュー・パイプライン
•フルMMU、40ビットアドレス
•シングルコア、デュアルコア、クアッドコア
デュアルイシュー、32ビット、シグナル処理が必要な高性能組み込みアプリケーション用のRISC + DSPアーキテクチャ
•RISC + DSP統合プロセッサ
•150超のDSP命令実行
•簡単なDSPプログラミングサポート
高性能な車載アプリケーションに対応するデュアルイシュー・プロセッサ
• エラー検出訂正符号
• シングル/デュアル/クアッド・コアの実装
ハイエンド組込アプリケーションのための32ビットスーパースカラアーキテクチャ
• 32ビットALUとコアレジスタ
• 32ビット仮想40ビット物理アドレススペース
• 最大12コアコヒーレントクラスタまでスケーラブル
スーパースカラ64ビットアーキテクチャは52ビットの物理アドレスと64ビット仮想アドレスをサポートする
• 64ビットパイプラインとレジスタセット
• 128ビットSIMDによる高度なFPU
• 最大12コアコヒーレントクラスタまでスケーラブル
ARCソフトウェア開発プラットフォーム
ARC開発ツールおよびソフトウェア:
オプション |
サポートされるARC HSプロセッサ |
*対象プロセッサはこの機能を標準搭載
ARCプロセッサはSoC組み込み用途としてPPAの効率を最大限に発揮するよう最適化されています。
ARCプロセッサは高度にコンフィギュラブルであり、プロセッサ・インスタンスごとに性能、消費電力、面積を最適化することが可能です。
ARC Processor EXtension(APEX)テクノロジにより、ユーザーがプロセッサの実装をカスタマイズ可能
Demo: Low-Power Machine Learning Inference with ARC EM9D Processor IP
Demo: Inuitive NU4000 SoC with ARC EV Processor Running SLAM and CNN
Demo: Combining SLAM and Object Detection with ARC EV Processor IP
Embedded Vision Seminar Videos
Hardware Security Verification Using Tortuga Logic Radix-S Software at ARC Summit 2019