数字芯片设计EDA工具的2.0时代 （下）

典型的AI芯片由数千个复制的处理器内核组成，具有高吞吐量、高能效和低延迟的特点。处理器内核是关键组件，对连接提出了极高的要求，这些要求很可能导致可布线性限制造成的拥堵。

融合技术也是设计AI芯片的理想工具，可优化功耗、性能、单位面积布线拥堵、良率和设计收敛。它配备了几种关键的针对人工智能的优化技术，包括数百个复制模块的AI芯片互连规划、MAC拓扑优化、完整的AI IP参考流程、全流程时钟和数据并发优化、连线综合和逻辑重构。

数字设计迈进新纪元，融合技术也可以应用到EDA工具本身。每款工具从前到后需要经过多道工序，且每一个算法不是都往同一个方向去优化，比如有些算法是为了让芯片跑得更快，有些算法是让芯片变得更小，有些算法让芯片功耗更低。如果没有早期采用融合技术，后期的不确定性会变大。因此新思科技推出创新性的RTL-to-GDSII产品Fusion Compiler™，来解决先进工艺节点设计的复杂性。

Fusion Compiler通过把新型高容量综合技术与布局布线技术相结合，以更好地预测结果质量，来应对行业前沿、先进设计所带来的挑战；并能够在RTL-to-GDSII流程中共享技术，从而形成一套高度收敛的系统，将QoR提升20％，TTR缩短2倍。同时Fusion Compiler提供的RTL-to-GDSII的单座舱（single-cockpit）解决方案，可实现高效率、灵活性和吞吐量，并可尽可能地提高性能、功耗和面积（PPA）。

应用实例

融合技术已被市场领先的半导体公司进行了充分验证，它能够提供包括通过三星5LPE工艺技术认证的超高质量的设计。

自2012年以来，人工智能处理能力的需求每3.5个月增长一倍。然而，随着处理能力、性能、功耗和延迟方面的需求不断增长，现有CPU和GPU处理器的能力逐渐达到极限。Graphcore将融合技术成功应用于其Colossus™智能处理单元 (IPU)，与现有CPU和GPU相比，加速了人工智能计算，增强了人工智能芯片设计能力（包括互连规划、乘积累加 (MAC) 拓扑优化和完整的AI IP参考流程）实现了目标的速度、面积、低功耗及三者的理想平衡。

在汽车电子领域，瑞萨电子将融合技术部署于其高性能汽车芯片与任务关键型微控制器，并在广泛的验证过程中，为多个量产设计带来了优异的时序和功耗、更小的面积以及更快的设计收敛速度，以此加速了市场采用下一代汽车设计。

了解更多Fusion Compiler应用实例

半导体行业持续驱动着工艺沿摩尔定律发展，为EDA带来了日益增长的技术挑战。未来的芯片挑战来自于工艺、丰富的应用场景、整体设计规模以及成本。为了应对这些挑战，除了要把工具做得更好外，还需要积极探索EDA工具与AI和云技术的融合，让芯片开发者可以把研发的重点转移到如何创造出更有意义的芯片。

云计算＋EDA：云技术的应用主要有三大优点：快速部署可提高工程效率并加速项目完成；通过灵活的解决方案和大规模可扩展的云就绪工具实现无痛采用；经过验证的解决方案具有很好的安全性，被许多客户信赖和使用。

人工智能＋EDA：芯片敏捷设计是未来发展的一个主要方向，深度学习等算法能够提高EDA软件的自主程度，提高IC设计效率，缩短芯片研发周期。机器学习在EDA的应用可专门为芯片设计工程师提供仿真和验证工具的EDA细分行业是整个半导体行业生态链中上游、高端的节点。

因此，EDA进入2.0时代：把AI引入EDA工具来支持大规模并行运算，实现云端部署EDA，将是未来的趋势。