使用 Synopsys 基础 IP 优化 HPC 和 AI 应用的 PPA

• 示例 2：专用触发器是调谐触发器，对于在 2GHz + SoC 中实现最佳 PPA、拉伸性能和最小化功耗至关重要（图 4）

Synopsys HPC 设计套件还支持多种标准单元架构，具有广泛的 VT 和信道长度，为性能和功率调节提供更精细的粒度。一些用于高性能计算的最快应用处理器的运行速度超过 4GHz。可以针对高性能和超高性能库和内存选项，以实现高速 CPU。性能较低的模块和性能功耗平衡处理器可以利用高密度和超高密度库以及内存架构的节能优势，从而实现更低的功耗范围。利用如此广泛而灵活的选择范围，可以实现最佳的整体性能-功耗权衡。结合广泛的 PVT 支持，Synopsys HPC 设计套件适用于非常广泛的解决方案领域。

Synopsys HPC 设计套件支持在广泛的工作电压范围内实现动态电压缩放

将调频与使用动态电压和频率缩放 (DVFS) 的电压缩放相结合是优化高级应用处理器性能和功耗的常用方法。若要支持 DVFS，内存实例和逻辑库必须支持宽电压范围。DVFS 和电压缩放可以通过利用超级过驱和过驱 PVT 实现性能提升模式，从而最大限度地提高频率，实现短时间的性能突发，同时支持较低的 PVT 集群，以最大限度地降低非提升模式下的整体功耗。

超低电压 PVT 适用于功耗至关重要且整体性能要求受到限制但更具挑战性的应用。能够有效扩展此宽范围的基础 IP 至关重要，并且可在核心通常以较低负载运行时提供降低功耗的优势，但在需要时仍能提供高性能。Synopsys 基础 IP 支持从接近阈值 (0.375V) 到高压 (1.15V) 的广泛工作电压范围，为设计人员提供了在广泛电压范围内扩展其设计的灵活性，并充分利用电压缩放优势来降低动态和漏电功耗。

对于在非常高的频率下运行的 HPC 处理器，缓存存储器具有严格的访问时间、设置和保持时间要求。存储器的面积和纵横比在定义块的平面规划中也起着重要作用。这些缓存通常需要手工制作，以提供最佳的 PPA 概况。Synopsys HPC 设计套件专门为 SoC 设计人员消除这一瓶颈而设计，它提供了经过专业调优的缓存实例，其优化程度超出了编译器所能达到的范围。

Synopsys 基础 IP 优化 AI 和特定于应用的加速器模块 PPA

随着一般计算需求的增加，对旨在执行特定处理任务的加速器模块的需求也在增加。这些加速器模块的架构是高度结构化的，并经过优化，以获得最佳速度、功耗和性能概况，以便处理一组较窄的特定操作。这些架构通常高度并行化。AI 加速器模块在行业内的应用极其广泛。它们经过设计和优化，可高效执行 AI 算法。这些 AI 算法需要重复的 MAC 操作；因此，此类架构旨在优化上述 MAC 操作。图 5 显示了典型的 AI 模块。与 GPU 一样，AI 加速器模块也高度并行化，以最大限度地提高数据吞吐量，从而使这些模块能够以较低的频率运行。而整体吞吐量的提升则通过同时运行数千个重复内核来实现。这些加速器模块占用大量内存且高度复制，需要高度专门化的内存实例才能获得最佳的整体性能。Synopsys 设计了这些专用存储器，以满足这些应用不断增长的存储器容量和性能需求。

Synopsys HPC 设计套件与 Synopsys EDA 共同优化，确保高效的 SoC 实现

Synopsys 逻辑库和嵌入式存储器是一组丰富的 IP，已与 EDA 工具共同优化，可实现细粒度 SoC 优化和实现。这使设计人员能够实现精确的 PPA 调谐，以避免过度驱动和不必要的电容/路由开销。高驱动单元以及组合和顺序单元已经过优化，可最大限度地减少内部时序弧，并可与多位单元相结合，从而最大限度地减少开关电容，实现卓越的 PPA 权衡。与 EDA 工具的协同优化确保 SoC 实施者可以无缝访问任何创新功能，以构建高性能计算、AI 和其他处理应用。

EDA 视图支持和 PVT 针对每个节点在 Synopsys 逻辑库和内存编译器之间保持一致，以确保无故障集成体验。Synopsys 基础 IP 适用于各种代工厂和工艺节点，无论客户对目标应用的技术选择如何，都能实现优化的 PPA。它可以支持目标定制，以满足任何特定的客户需求。